

# IMPLEMENTAREA ALGORITMILOR DE TIP CORDIC ÎN FPGA

Iacob Petrescu

Dragoș Popescu

Adrian Petrescu

*iacobp@quadriologic.ro*

*dragos@csit-sun.pub.ro*

*adrian.petrescu@cs.pub.ro*

*Universitatea POLITEHNICA, București*

**Rezumat:** Lucrarea explorează posibilitățile de implementare a algoritmilor de tip CORDIC (COordinate Rotation Digital Computer) cu ajutorul structurilor reconfigurabile de tip FPGA (Field Programmable Gate Arrays). Au fost avute în vedere funcțiile trigonometrice:  $\sin$ ,  $\cos$ ,  $\arcsin$ ,  $\arccos$ ,  $\arctg$ , transformarea coordonatelor polare în coordonate carteziene și invers. Pentru acestea, au fost dezvoltate algoritmi de tip CORDIC. Implementarea în FPGA a avut la bază conceptul de procesor CORDIC, văzut ca un "black box", căruia i se aplică la intrare un argument, pentru a se obține la ieșire funcția căutată. Procesoarele CORDIC se plasează în două categorii: iterative și neiterative. În vederea simulării și implementării a fost descris în Verilog algoritmul CORDIC iterativ, pentru calculul funcțiilor  $\sin$  și  $\cos$ . Pentru simularea algoritmului, a fost utilizată aplicația ModelSim XE III 6.1 e, iar pentru implementarea algoritmului s-a folosit platforma Xilinx Spartan-3 AN Starter Kit, bazată pe circuitul FPGA- XC3S700AN-FGG484.

**Cuvinte cheie:** CORDIC,  $\sin$ ,  $\cos$ ,  $\arctg$ , conversie polar-cartezian, ModelSim XE III 6.1 e, FPGA Xilinx Spartan-3 AN Starter Kit.

**Abstract:** The paper explores CORDIC type algorithms FPGA implementation possibilities. The research focused on trigonometric functions: sine, cosine, arcsine, arccosine, arctan, polar/cartesian coordinate transforms. For these functions suitable CORDIC algorithms were developed.

The FPGA implementation is based on a CORDIC processor seen as a black box whose input/output is an argument and the desired function, respectively. CORDIC processors fall into two categories: iterative and non-iterative. An iterative sine/cosine functions CORDIC algorithm was developed in order to be simulated and implemented. The Verilog algorithm description was simulated and implemented using tools like: ModelSim XE III 6.1 e and FPGA Xilinx Spartan-3 AN Starter Kit.

**Key Words:** CORDIC, sine, cosine, atan, polar-cartesian transform, ModelSim XE III 6.1 e, FPGA Xilinx Spartan-3 AN Starter Kit.

## 1. Introducere

Implementarea în hardware, ca soluții dedicate, a algoritmilor constituie una dintre tendințele actuale ce se manifestă în domeniul prelucrării semnalelor. În acest scop, se depun numeroase eforturi pentru elaborarea unor algoritmi eficienți atât în privința creșterii vitezei de execuție, cât și a reducerii costurilor. Având în vedere răspândirea extrem de largă a microprocesoarelor, în ultimul sfert de veac, s-a manifestat, cu precădere, o dominație a algoritmilor orientați-software. Din păcate, algoritmi de prelucrare a semnalelor orientați-software nu se pot aplica în cazul soluțiilor de implementare hardware. Printre algoritmi eficienți, din punctul de vedere al implementării hardware, se regăsesc algoritmi iterativi, bazați pe operațiile de deplasare și adunare, algoritmi care sunt utilizați pentru calculul funcțiilor trigonometrice și a altor funcții transcendente.

Pentru calculul funcțiilor trigonometrice, este folosit algoritmul CORDIC (COordinate Rotation Digital Computer). Algoritmul asigură pentru fiecare iterație o creștere suplimentară a preciziei de un bit. Implementarea funcțiilor trigonometrice are la bază rotirea unui vector, în timp ce alte funcții, cum ar fi rădăcina pătrată, se implementează pornind de la exprimarea incrementală a funcției dorite [1].

Funcțiile trigonometrice  $\sin$ ,  $\cos$ ,  $tg$  etc. se regăsesc în numeroase probleme care apar în domenii tehnice cum ar fi: Robotica (predicția deplasării, calcule privind geometria mediului), Sistemele liniare (control), Procesoarele de semnal (transformări, filtre, aplicații finale: Radar) s.a. Tehnicile de calcul al funcțiilor trigonometrice pot avea la bază: dezvoltări în serie Taylor, aproximări polinomiale, tabele asociative, algoritmi de tip CORDIC etc. În comparație cu alte metode, CORDIC prezintă o serie de avantaje cum ar fi: prezența numai a operațiilor de adunare și deplasare, absența operației de înmulțire, ușurința implementării în hardware reconfigurabil (FPGA), complexitate comparabilă cu cea a operațiilor de înmulțire sau extragere a rădăcinii pătrate.

Primii algoritmi de tip CORDIC au fost elaborați pentru soluționarea în timp real a problemelor de navigație, cu ajutorul calculatoarelor numerice [2], [3], [4]. Acești algoritmi și-au găsit utilizări în procesoarele de semnale radar [5], coprocesorul 8087, calculatorul de buzunar HP-35 [6], robotică ș.a. Pentru calculul transformărilor: Fourier Discretă /Cosinus Discretă [7], Hartley Discretă [8], Chirp-Z [9], cât și pentru soluționarea sistemelor liniare [10], a fost propusă implementarea CORDIC a funcțiilor trigonometrice, bazată pe rotirea unui vector. Implementări ale algoritmilor de tip CORDIC în FPGA sunt prezentate în lucrările: [11], [12], [13].


## 2. Bazele algoritmului *rotator* CORDIC

Evaluarea funcțiilor trigonometrice  $\sin$ ,  $\cos$ ,  $\operatorname{tg}$ ,  $\operatorname{arcsin}$ ,  $\operatorname{arccos}$  și  $\operatorname{arctg}$  se bazează pe operația de rotire generalizată a unui vector. Operația de rotire se implementează printr-o succesiune de rotiri ale vectorului, cu *unghiuri date*, al căror sens este ales, astfel încât, după un număr de iterații, suma algebrică a unghiurilor cu care au fost efectuate rotirile să coincidă exact sau cu o eroare acceptabilă cu unghiul dorit. *Unghiurile date* se bucură de proprietatea că tangentele lor sunt puteri ale lui 2, ceea ce, după cum se va constata în continuare, reduce operația de înmulțire la o operație de deplasare.

Algoritmul CORDIC stă și la baza *conversiilor de la coordonatele polare la cele Carteziene și invers*, *Transformărilor Discrete Fourier (TDF)* și *Cosinus (TDC)*, calculul *modulului unui vector* etc.

Algoritmul pentru rotirea unui vector, cu un unghi arbitrar  $\theta$ , are un caracter iterativ și folosește numai operațiile de deplasare și adunare, ceea ce îl recomandă pentru implementarea lui direct în hardware.

Fie un vector unitar având coordonatele  $(x_0, y_0)$  și același vector unitar, rotit cu un unghi  $\theta$ , cu coordonatele  $(x_1, y_1)$  ca în figura 1.



**Figura 1. Rotirea unui vector unitar cu un unghi  $\theta$**

Noile coordonate  $(x_1, y_1)$  vor putea fi calculate, în funcție de vechile coordonate  $(x_0, y_0)$  și de unghiul  $\theta$ , cu ajutorul expresiilor de mai jos:

$$\begin{aligned} x_1 &= x_0 \cdot \cos(\theta) - y_0 \cdot \sin(\theta) \\ y_1 &= x_0 \cdot \sin(\theta) + y_0 \cdot \cos(\theta) \end{aligned} \quad (1)$$

Ecuatiile 1 pot fi rescrise astfel:

$$\begin{aligned} x_1 &= \cos(\theta) \cdot [x_0 - y_0 \cdot \operatorname{tg}(\theta)] \\ y_1 &= \cos(\theta) \cdot [y_0 + x_0 \cdot \operatorname{tg}(\theta)] \end{aligned} \quad (2)$$

În cazul în care unghiurile de rotire  $\theta$  satisfac relația:

$$\operatorname{tg}(\theta) = \pm 2^{-i} \quad (3)$$

înmulțirea cu termenul  $\operatorname{tg}(\theta)$  se reduce la o operație de deplasare.

Astfel, rotirea cu un unghi arbitrar  $\theta$  se va reduce la o succesiune de rotiri elementare, cu unghiuri  $\theta_i$ , al căror sens trebuie stabilit la fiecare iterație  $i$ .

Întrucât  $\cos(\theta_i) = \cos(-\theta_i)$ , pe baza relației (3), ecuațiile (2) capătă următorul aspect, în care operațiile principale sunt adunarea și deplasarea:

$$\begin{aligned} x_{i+1} &= K_i \cdot (x_i - y_i \cdot (d_i \cdot 2^{-i})) \\ y_{i+1} &= K_i \cdot (y_i + x_i \cdot (d_i \cdot 2^{-i})) \end{aligned} \quad (4)$$

unde:

$$\begin{aligned} K_i &= \cos(\operatorname{arctg}(2^{-i})) = 1/(1 + 2^{-2i})^{1/2} \\ d_i &= \pm 1 \end{aligned} \quad (5)$$

Făcând abstracție de constanta de scalare  $K_i$ , algoritmul se reduce la o succesiune de operații de deplasări și adunări. Produsul constantelor  $K_i$ , care se calculează la fiecare iterație, poate fi examinat ca făcând parte din amplificarea sistemului. Pe măsură ce numărul de iterații tinde spre infinit, produsul ia valoarea 0,607252935. Astfel, algoritmul de rotire are o amplificare  $G_n$ , care depinde de numărul de iterații conform expresiei (6).

$$G_n = \prod_{i=1}^n (1 + 2^{-2i})^{1/2} \quad (6)$$

Valoarea aproximativă a lui  $G_n$  este: 1,646760258121...

Unghiul, rezultat în urma iterațiilor, este definit în mod unic de secvența sensurilor rotirilor elementare, secvență care poate fi reprezentată de componentele unui vector de decizie. Mulțimea tuturor vectorilor de decizie reprezintă un sistem de măsuri unghiulare bazat pe „*arctangente binare*”. Valorile unghiulare se pot furniza cu ajutorul unei table (Tabelul 1), care are ca intrare numărul  $i$  al iterației și ca ieșire  $\arctg(2^{-i})$ , adică unghiul  $\theta_i$  în grade:

**Tabelul 1.  $\arctg(2^{-i})$  ca funcție de  $i$**

$i$	$\arctg(2^{-i})$ – în grade-
0	45,0
1	26,6
2	14,0
3	7,1
4	3,6
5	1,8
6	0,9
7	0,4
8	0,2
9	0,1

Pentru a roti un vector cu  $28^\circ$  se va efectua următoarea succesiune de rotiri:

$$45,0^\circ - 26,6^\circ + 14,0^\circ - 7,1^\circ + 3,6^\circ - 1,8^\circ + 0,9^\circ - 0,4^\circ + 0,2^\circ + 0,1^\circ = 27,9^\circ$$

Eroarea înregistrată este de  $0,1^\circ$ .

Componentele vectorului de decizie, amintit mai sus, se pot asocia cu semnele rotirilor pentru a genera rotirea de un unghi dat. În vederea asigurării unei precizii de  $n$  biți a rezultatului, trebuie efectuate  $n$  iterații CORDIC.

Din cele arătate mai sus, se constată că gestiunea unghiului rezultat, pentru rotirea curentă, necesită o resursă hardware *sumator/scăzător/acumulator*, ceea ce conduce la o a treia ecuație, care se asociază celor două ecuații (4).

$$z_{i+1} = z_i - d_i \cdot \arctg(2^{-i}) \quad (7)$$

În cazul în care unghiul este utilizat ca *arctg*, resursa hardware, amintită mai sus, nu mai este necesară.

Practic, *rotatorul* CORDIC poate opera în modurile: *rotire și vector*.

În modul *rotire*, se rotește un vector dat cu unghiul dorit, care joacă rol de argument, acumulatorul fiind inițializat cu unghiul de rotire dorit. La fiecare iterație, decizia referitoare la sensul rotirii se bazează pe semnul unghiului rezidual, după cum s-a arătat mai sus.

Pentru modul *rotire*, ecuațiile CORDIC sunt următoarele:

$$\begin{aligned} x_{i+1} &= x_i - y_i \cdot (d_i \cdot 2^{-i}) \\ y_{i+1} &= y_i + x_i \cdot (d_i \cdot 2^{-i}) \\ z_{i+1} &= z_i - d_i \cdot \arctg(2^{-i}) \end{aligned} \quad (8)$$

unde:

$$d_i = +1 \text{ dacă } z_i < 0 \text{ și } -1 \text{ dacă } z_i \geq 0,$$

ceea ce conduce la următorul rezultat:

$$\begin{aligned} x_n &= G_n \cdot [x_0 \cdot \cos(\theta) - y_0 \cdot \sin(\theta)] \\ y_n &= G_n \cdot [x_0 \cdot \sin(\theta) + y_0 \cdot \cos(\theta)] \\ z_n &= 0 \end{aligned} \quad (9)$$

În modul *vector*, se rotește vectorul dat cu unghiul necesar pentru alinierea vectorului cu axa  $x$ , obținându-se, în final, un unghi de rotire, cât și mărimea scalată a vectorului inițial, respectiv – componenta  $x$  a rezultatului. Procesul se bazează pe minimizarea componentei  $y$ , care rezultă la fiecare rotire, semnul acesteia fiind utilizat pentru determinarea sensului următoarei rotiri. Dacă acumulatorul a fost inițializat cu zero, la sfârșitul procesului, acesta va conține unghiul căutat. Ecuațiile utilizate în modul *vector* sunt următoarele:

$$\begin{aligned}x_{i+1} &= x_i - y_i \cdot (d_i \cdot 2^{-i}) \\y_{i+1} &= y_i + x_i \cdot (d_i \cdot 2^{-i}) \\z_{i+1} &= z_i - d_i \cdot \arctg(2^{-i})\end{aligned}\tag{10}$$

unde:

$$d_i = +1 \text{ dacă } y_i < 0 \text{ și } -1 \text{ dacă } y_i \geq 0$$

Pe baza ecuațiilor (10) se pot scrie relațiile de mai jos:

$$\begin{aligned}x_n &= G_n \cdot (x^2 + y^2)^{1/2} \\y_n &= 0 \\\theta_n &= \theta + \arctg(x/y)\end{aligned}\tag{11}$$

Algoritmiul CORDIC, pentru modulele *rotire* și *vector*, prezentați mai sus, funcționează pentru un interval de unghiuri cuprins între:  $-\pi/2$  și  $+\pi/2$ , datorită folosirii la prima iterație a valorii  $2^0$ , pentru tangenta. În cazurile unor unghiuri mai mari decât  $\pi/2$ , este necesară o rotire inițială cu  $(+/-)\pi/2$ . Iterația de corecție a fost propusă în lucrarea [3].

### 3. Implementarea unor funcții trigonometrice

#### 3.1. Sin și Cos

Utilizarea algoritmului CORDIC în modul *rotire* conduce la calculul simultan al funcțiilor *sin* și *cos* de un unghi  $\theta_0$ , inițial dat. Prin egalarea cu zero a componentei  $y_0$  a vectorului de intrare și stabilirea  $x_0 = 1/G_n$ , ecuațiile (9) devin:

$$\begin{aligned}x_n &= \cos(\theta_0) \\y_n &= \sin(\theta_0)\end{aligned}\tag{12}$$

Astfel, *rotatorul* CORDIC va genera valorile nescalate ale funcțiilor *sin* și *cos* de un argument dat  $\theta_0$ . În general, ieșirile *rotatorului* CORDIC sunt scalate cu factorul de amplificare  $G_n$ . Dacă acest lucru nu este de dorit, *rotatorul* CORDIC poate fi precedat de un înmulțitor cu constanta  $1/G_n$ . Complexitatea *rotatorului* CORDIC are același ordin ca și complexitatea unui singur înmulțitor pentru numere de aceeași lungime.

#### 3.2. Arcsin

Calculul valorii funcției *arcsin* presupune utilizarea algoritmului în modul *vector*, în condițiile prezenței unui vector unitar aliniat la axa  $x$ , care este rotit astfel încât, componenta  $y$  să egaleze argumentul de intrare  $a$ . Valoarea *arcsin* căutată reprezintă unghiul subîntins, care asigură egalitatea între componenta  $y$  a vectorului rotit și argumentul de intrare  $a$ . Componenta  $d_i$  a vectorului de decizie rezultă ca urmare a comparației, la fiecare iterație  $i$ , între argumentul de intrare  $a$  și componenta curentă  $y_i$ .

$$\begin{aligned}x_{i+1} &= x_i - y_i \cdot (d_i \cdot 2^{-i}) \\y_{i+1} &= y_i + x_i \cdot (d_i \cdot 2^{-i}) \\z_{i+1} &= z_i - d_i \cdot \arctg(2^{-i})\end{aligned}\tag{13}$$

unde:

$$d_i = +1 \text{ dacă } y_i < a \text{ și } -1 \text{ dacă } y_i \geq a$$

$a$  = argumentul de intrarea.

În urma rotirilor, se obțin următoarele rezultate:

$$\begin{aligned}
x_n &= ((G_n \cdot x_0)^2 - a)^{1/2} \\
y_n &= a \\
z_n &= z_0 - \arcsin(a/G_n \cdot x_0)
\end{aligned}
\tag{14}$$

Procedura de mai sus conduce la rezultate corecte pentru intrări care îndeplinesc condiția:

$-1 < (a/G_n \cdot x_0) < 1$ . Pe măsură ce intrarea se apropie de  $\pm 1$  (mai exact  $> |0,98|$ ) eroarea crește rapid datorită amplificării *rotatorului*, care nu asigură luarea unor decizii corecte pentru unghiuri apropiate de axa  $y$ , întrucât vectorul rotit este mai mic decât argumentul de intrare. O soluție pentru această problemă este dată în lucrarea [9], care conduce însă la creșterea complexității.

### 3.3. Arccos

Pentru *arccos* se pot utiliza aceleași ecuații (13) ca și în cazul *arcsin*, în condițiile folosirii diferenței între componenta curentă  $x_i$  și argumentul de intrare  $a$ , la fiecare iterație  $i$ , pentru evaluarea componentei  $d_i$  a vectorului de decizie:

$$d_i = +1 \text{ dacă } x_i < a \text{ și } -1 \text{ dacă } x_i \geq a, \tag{15}$$

$a$  = argumentul de intrarea.

Algoritmul operează corect pentru intrări  $a$ , care satisfac condiția:

$$-1 < (a/G_n \cdot y_0) < 1 \tag{16}$$

Arccos poate fi calculat, de asemenea, și cu formula:

$$\arccos(\theta) = \pi/2 - \arcsin(\theta) \tag{17}$$

### 3.4. Arctg

Funcția *arctg(x/y)* poate fi calculată cu ajutorul *rotatorului* CORDIC în modul *vector*, dacă acumulatorul pentru unghi este setat la zero. Argumentul prezentat sub forma unui raport  $(x/y)$  favorizează reprezentarea infinitului prin fortarea  $x=0$ . Rezultatul este obținut în acumulatorul pentru unghi:

$$z_n = z_0 - \arctg(y_0/x_0) \tag{18}$$

### 3.5. Modulul vectorului

Modulul vectorului este generat cu ocazia calculului funcției *arctg(x/y)*. În finalul operației, vectorul este aliniat cu axa  $x$  și, prin urmare, modulul vectorului este egal cu componenta  $x$  a vectorului rotit. Rezultatul este conform cu ecuația pentru *rotatorul* în modul *vector*:

$$x_n = G_n \cdot (x_0^2 + y_0^2)^{1/2} \tag{19}$$

Modulul este scalat cu amplificarea  $G_n$  a procesorului CORDIC. Implementarea dată are complexitatea unui înmulțitor, care operează cu același număr de biti, iar fiecare iterație crește precizia rezultatului cu 2 biți.

### 3.6. Transformarea coordonatelor Carteziane în coordonate Polare

În cazul utilizării modului *vector*, în condițiile unui unghi inițial  $z_0 = 0$ , unghiul din acumulator  $z_n$  și componenta  $x_n$  ale rezultatului vor fi:

$$\begin{aligned}
z_n &= \arctg(y_0/x_0) \\
x_n &= G_n \cdot (x_0^2 + y_0^2)^{1/2}
\end{aligned}
\tag{20}$$

care corespund valorii unghiului și valorii modulului scalată cu amplificarea  $G_n$ .

### 3.7. Transformarea coordonatelor Polare în coordonate Carteziane

Transformarea coordonatelor Polare în coordonate Carteziane constituie o extensie a calculelor funcțiilor *sin* și *cos*.

Fie  $r$  și  $\theta$  mărimea polară și, respectiv, faza polară. Dacă în ec. (9) se consideră:

$$\begin{aligned}
 x_0 &= r \\
 z_0 &= \theta \\
 y_0 &= 0
 \end{aligned}
 \tag{21}$$

după  $n$  iterații, rezultatele  $x$  și  $y$  prezintă coordonatele Carteziene:

$$\begin{aligned}
 x_n &= r \cdot \cos(\theta) \\
 y_n &= r \cdot \sin(\theta)
 \end{aligned}
 \tag{22}$$

## 4. Implementarea algoritmului CORDIC în FPGA

Înainte de implementarea propriu-zisă a algoritmului CORDIC trebuie avute în vedere unele aspecte privitoare la reprezentarea unghiurilor, a valorilor numerice și a preciziei.

Atunci când *unghiurile* sunt date în radiani, de regulă, se are în vedere intervalul  $[-\pi/2, \pi/2]$ . Pentru valori aflate în afara intervalului, se vor utiliza identitățile trigonometrice, ceea ce asigură plasarea unghiului în intervalul  $[-\pi/2, \pi/2]$ .

*Valorile numerice* aparțin domeniului numerelor reale și au o gamă limitată, de exemplu:  $0 \leq x < 1$ , fapt care recomandă reprezentarea în virgulă fixă și în complementul față de 2. Reprezentarea în virgulă fixă simplifică cuplarea cu senzori de tipul convertoarelor A/N și N/A.

Este indicat să se estimeze *precizia* necesară, care se traduce prin numărul de biți utilizați în reprezentarea valorilor numerice, ceea ce determină numărul iterațiilor în algoritmul CORDIC.

Implementările algoritmului CORDIC în FPGA pot urmări, fie performanțe maxime, fie minimizarea hardware-lui.

### 4.1. Procesoare CORDIC iterative

Arhitectura iterativă rezultă direct din ecuațiile CORDIC, implementate cu ajutorul blocului de bază prezentat în figura 2.




Figura 2. Bloc de bază CORDIC

Acest bloc de bază, completat cu resursele hardware necesare (registre, multiplexoare), după cum se arată în figura 3, se constituie în secțiunea de execuție a unui procesor CORDIC iterativ. Funcția de decizie  $d_i$  se obține cu ajutorul semnelor registrelor  $y$  sau  $z$ , corespunzător modului de operare: *rotire* sau *vector*.

Valorile inițiale  $x_0, y_0, 0, z_0$  sunt încărcate inițial în registrele corespunzătoare. În continuare, la fiecare ciclu de ceas  $i$  conținuturile registrelor sunt transferate prin circuitele de deplasare și prin circuitele sumatoare/scăzătoare, pentru a fi returnate în registrele surse corespunzătoare. Circuitele de deplasare primesc, la fiecare iterație  $i$ , constanta de deplasare necesară. De asemenea, se furnizează adresa corespunzătoare Tabelui/memoriei în care sunt stocate valorile pentru *arctg*. Ultima iterație  $n$  generează direct rezultatele de la ieșirile circuitelor sumator/scăzător. Arhitectura examinată reprezintă unitatea de execuție a procesorului CORDIC. Pentru completarea arhitecturii procesorului este nevoie de o unitate simplă de comandă, care va gestiona numărul iterației curente, constanta de deplasare și adresa datei curente care va fi citită din Tabel.




Figura 2. Arhitectura iterativă CORDIC

Arhitectura descrisă este de tip paralel la nivel de bit și se caracterizează prin următoarele:

- complexitate spațială:  $O(m)$ , unde  $m$  reprezintă lungimea cuvântului;  $O(m)$  poate fi asociat și cu întârzierea în sumatorul/scăzătorul pentru numere de  $m$  biți;
- complexitatea temporală:  $O(m.n)$ , unde  $n$  este numărul iterațiilor;
- complexitatea temporală, în condițiile utilizării unor sumatoare/scăzătoare performante:  $O(n \cdot \log(m))$ ;
- latența:  $n \cdot (t_{\text{bloc}} + t_{\text{reg}})$ , unde  $t_{\text{bloc}}$  este întârzierea combinațională pe bloc, iar  $t_{\text{reg}}$  reprezintă întârzierea în registru ( $t_{\text{setup}} + t_{\text{clock to Q}}$ ).

În concluzie, soluția iterativă/secvențială, paralelă la nivel de bit, constituie un bun compromis între spațiul ocupat și viteză.

O soluție mai economică [1], în ceea ce privește hardware-ul, se bazează pe o arhitectură serială, care constă în trei sumatoare/scăzătoare seriale, trei registre de deplasare și o memorie serială, pentru implementarea tabelului de valori ale  $\arctg$ . În vederea selectării prizelor necesare ale registrelor de deplasare, se folosesc porți sau multiplexoare, după cum se arată în figura 3.




Figura 3. Arhitectura CORDIC serială, la nivel de bit

În această variantă de implementare, fiecare dintre cele  $n$  iterații se desfășoară pe parcursul a  $m$  perioade de ceas. La inițializare, registrele de deplasare pot fi încărcate în paralel sau în serie. Înaintea fiecărei iterații, secțiunea de comandă citește semnul registrului  $y$  sau al registrului  $z$ , pentru a activa, fie operația de adunare, fie operația de scădere. De asemenea, se selectează priza corespunzătoare a registrului de deplasare. Pe parcursul celei de a  $n$ -a iterații, rezultatele pot fi citite de la ieșirile sumatoarelor seriale. Întrucât întârzierea într-un sumator serial este mai mică decât cea introdusă de către un sumator paralel, se poate opera la frecvențe de ceas mai ridicate, decât în soluția paralelă la nivel de bit.

Arhitectura serială la nivel de bit se caracterizează prin următoarele:

- complexitate spațială:  $O(1)$ , unde 1 este asociat cu lungimea cuvântului prelucrat de sumator/scăzător pe durata unui ciclu de ceas;
- complexitatea temporală:  $O(m.n)$ , unde  $n$  este numărul iterațiilor, iar  $m$  - numărul biților dintr-un cuvânt;

- latența:  $n*m*(t_{\text{bloc}} + t_{\text{reg}})$ , unde  $t_{\text{bloc}}$  este întârzierea combinațională pe sumator/scăzător serial, iar  $t_{\text{reg}}$  reprezintă întârzierea pe un bistabil al unui registru de deplasare ( $t_{\text{setup}} + t_{\text{clock to Q}}$ ).

#### 4.2 Procesoare CORDIC neiterative

Procesorul neiterativ se obține prin plasarea în cascadă a unor blocuri de bază CORDIC (figura 2), al căror număr este egal cu numărul  $n$  al iterațiilor, ceea ce poate fi interpretat ca o desfășurare spațială a  $n$  cicluri CORDIC iterative. Unitatea de execuție a unui asemenea procesor este ilustrată în figura 4.




Figura 4. Unitatea de execuție a unui procesor CORDIC neiterativ

O asemenea implementare prezintă o serie de avantaje referitoare la realizarea efectivă a circuitelor de deplasare și a tabelor de valori pentru  $arctg$ . Astfel, la nivelul fiecărui bloc de bază, circuitul de deplasare efectuează deplasarea cu un număr fixat de poziții, ceea ce îl recomandă pentru o implementare cablată, mai simplă. De asemenea, în cadrul fiecărui bloc, valorile pentru  $arctg$  se pot distribui sub forma unor constante cablate, nemaifiind necesară o memorie pentru stocarea acestor valori.

Implementarea se caracterizează prin următoarele:

- complexitate spațială:  $O(m.n)$ ;
- complexitatea temporală:  $O(m.n)$ ;
- complexitatea temporală, în condițiile utilizării unor sumatoare/scăzătoare performante:  $O(n \cdot \log(m))$ ;
- latența:  $n*t_{\text{bloc}}$ ;
- productivitatea:  $1/n*t_{\text{bloc}}$ .

Blocurile CORDIC de bază se pot interconecta direct, fără a fi separate prin registre tampon, ceea ce conduce la o reducere a timpului de prelucrare, față de varianta iterativă. Desigur, aceasta soluție se remarcă prin prezența unui lanț combinațional de prelucrare, caracterizat printr-o întârziere apreciabilă, întârziere care contribuie la reducerea frecvenței ceasului sistemului și implicit la o *productivitate (throughput)* mai redusă. Se poate însă remarca faptul că această productivitate este sensibil mai mare decât în cazul soluției iterative, deoarece în cazul din urmă, intervine la fiecare iterație latența registrului în care se acumulează rezultatele operației curente. Această latență, vizualizată ca o *regie (overhead)* de sistem, este de  $n$  ori mai mare în cazul procesorului iterativ, decât în cel al procesorului neiterativ.

Pentru a mări productivitatea, schema din figura 4 se poate completa cu registre, la nivelul fiecărui bloc de bază, generându-se, astfel, o structură de tip *bandă de asamblare*. Introducerea registrelor în blocurile de bază contribuie la creșterea regiei, la nivelul blocului de bază, oferind, în schimb, avantajul creșterii productivității, în sensul că, la fiecare ciclu de ceas, în banda de asamblare se află în curs de evaluare, în faze diferite, mai multe rezultate și că, în fiecare ciclu de ceas, se generează un rezultat.



## 5. Rezultate experimentale

Implementarea algoritmului CORDIC în FPGA, care a fost precedată de simularea cu ajutorul aplicației ModelSim, s-a efectuat pentru varianta iterativă. Schema bloc a procesorului CORDIC este prezentată în figura 5. Mărimile de intrare sunt unghiul  $\theta$  (16 biți), semnul unghiului,  $sign$  (1 bit), semnalul de ceas,  $clock$ , și semnalul  $reset$ . Rezultatele, reprezentate pe 17 biți, au fost notate cu  $CosX$  și  $SinX$ .




Figura 5. Schema bloc a procesorului CORDIC

### 5.1. Simularea

S-a descris în Verilog modulul cordic, în cadrul căruia au fost instanțiate modulele corespunzătoare resurselor hardware necesare „mecanizării” algoritmului: sumatoare, circuite de deplasare, multiplexoare, memorie. Pentru ca proiectul să se poată extinde la cerințe diferite, în ceea ce privește precizia, dimensiunea registrelor a fost parametrizată. Un fragment din descrierea Verilog a algoritmului CORDIC iterativ este prezentată mai jos:

```
module cordic_control(CosX,SinX,theta,sign,clock,reset);
```

```
    output [16:0] CosX,SinX;
    input [15:0] theta;
    input sign,clock,reset;

    reg [16:0] CosX,SinX;
    wire [16:0] cos,sin;
    reg [4:0] cnt;
    reg rst;
```

```
    cordic mycordic(cos,sin,theta,Sign,clock,rst);
```

```
    always@(posedge clock)
    if (reset) begin
        cnt <= 0;
        CosX <= 0;
        SinX <= 0;
        rst <= 1;
    end else if (cnt<=16)
    begin
        cnt <= cnt + 1;
        CosX <= cos;
        SinX <= sin;
        rst <= 0;
    end else rst <= 1;
```

```
endmodule
```

```
`define REG_SIZE 15
//Dimensiunea reală a registrului este: REG_SIZE+1.
module cordic(CosX,SinX,theta,sign,clock,reset);
```

```
    output [ `REG_SIZE+1:0] CosX,SinX;
```

```

input [`REG_SIZE:0] theta;
input sign,clock,reset;

reg AngleCin,Xsign,Ysign;
reg [`REG_SIZE:0] X,Y,Angle;
reg [3:0] iteration;

wire [`REG_SIZE:0] tanangle;
wire [`REG_SIZE:0] BS1,BS2;
wire [`REG_SIZE:0] SumX,SumY,SumAngle;
wire CarryX,CarryY,AngleCout;

shifter SH1(BS1,Y,iteration);
Adder AddX(SumX,CarryX,Xsign,X,BS1,~AngleCin);
shifter SH2(BS2,X,iteration);
Adder AddY(SumY,CarryY,Ysign,Y,BS2,AngleCin);
Adder Add0(SumAngle,AngleCout,AngleCin,Angle,tanangle,~AngleCin);
assign CosX={CarryX,SumX};
assign SinX={CarryY,SumY};

```

Modulul de memorie MEM, descris în Verilog, este ilustrat în continuare:

```

module MEM (iteration, tanangle);
output [`REG_SIZE:0] tanangle;
input [3:0] iteration;
reg [`REG_SIZE:0] tanangle;

always @ (iteration)
case (iteration)
4'b0000: tanangle <= 16'b00101101_00000000 ;// 1.000000 |45.000000
4'b0001: tanangle <= 16'b00011010_11111111 ;// 0.500000 |26.565051
4'b0010: tanangle <= 16'b00001110_00001111 ;// 0.250000 |14.036243
4'b0011: tanangle <= 16'b00000111_00111111 ;// 0.125000 |7.125016
4'b0100: tanangle <= 16'b00000011_11111111 ;// 0.062500 |3.576334
4'b0101: tanangle <= 16'b00000001_11111111 ;// 0.031250 |1.789911
4'b0110: tanangle <= 16'b00000000_11111111 ;// 0.015625 |0.895174
4'b0111: tanangle <= 16'b00000000_01111111 ;// 0.007812 |0.447614
4'b1000: tanangle <= 16'b00000000_00111111 ;// 0.003906 |0.223811
4'b1001: tanangle <= 16'b00000000_00011111 ;// 0.001953 |0.111906
4'b1010: tanangle <= 16'b00000000_00001111 ;// 0.000977 |0.055953
4'b1011: tanangle <= 16'b00000000_00000111 ;// 0.000488 |0.027976
4'b1100: tanangle <= 16'b00000000_00000011 ;// 0.000244 |0.013988
4'b1101: tanangle <= 16'b00000000_00000001 ;// 0.000122 |0.006994
4'b1110: tanangle <= 16'b00000000_00000000 ;// 0.000061 |0.003497
4'b1111: tanangle <= 16'b00000000_00000000 ;// 0.000031 |0.001749

endcase
endmodule

```

Rezultatele obținute în urma simulării, pentru unghiuri  $\theta$  cuprinse între 0 și 45 grade, sunt date parțial în Tabelul 2.

```

#      1020 CosX = 0.993820 SinX = 0.004074 theta=+ 0
#      2640 CosX = 0.994125 SinX = 0.019501 theta=+ 1
#      4260 CosX = 0.993729 SinX = 0.035126 theta=+ 2
#      5880 CosX = 0.993073 SinX = 0.050629 theta=+ 3
.....
#      46380 CosX = 0.881531 SinX = 0.472672 theta=+ 28
#      48000 CosX = 0.874146 SinX = 0.486252 theta=+ 29
#      49620 CosX = 0.866409 SinX = 0.499969 theta=+ 30

```

```

#          70680 CosX = 0.732651 SinX = 0.681000 theta=+ 43
#          72300 CosX = 0.722076 SinX = 0.692245 theta=+ 44
#          73920 CosX = 0.703491 SinX = 0.711105 theta=+ 45

```

Analiza rezultatelor simulării arată, în unele cazuri, mici discrepante între valorile rezultate din simularea execuției algoritmului descris în Verilog și valorile funcțiilor *sin* și *cos* obținute prin alte metode. Diferențele se pot explica prin numărul relativ mic de biți utilizați pentru reprezentarea datelor.

## 5.2. Implementarea algoritmului CORDIC iterativ în FPGA

Implementarea algoritmului s-a realizat cu ajutorul plăchetei **Xilinx Spartan-3 AN Starter Kit** (figura 6), bazată pe circuitul FPGA- XC3S700AN-FGG484, circuit capabil să satisfacă proiecte care necesită până la 700.000 porți logice. Placheta posedă un generator propriu de ceas, cu frecvența de 50 MHz, și interfețe: USB, VGA, PS/2, RS-232 port serial, Ethernet, A/N (2), N/A (4) etc. Astfel, pentru experimentarea proiectelor bazate pe circuite FPGA, s-a proiectat și realizat o platformă, constând în plăcheta, echipată cu circuitul XC3S700AN-FG484, tastatura PS/2 și monitorul VGA.



**Figura 6. Placheta Xilinx Spartan-3 AN Starter Kit**

Au fost proiectate, descrise în Verilog și implementate modulele de interconectare pentru tastatura PS/2 și monitor VGA, la un procesor generic ale cărui structură și funcții pot diferi de la caz la caz. În situația procesorului CORDIC, de la tastatură se introduce unghiul *theta* (în hexa), iar pe ecranul monitorului se obțin rezultatele CosX și SinX (în hexa). Platforma experimentală este ilustrată în figura 7. Timpul de calcul pentru funcțiile CosX / SinX este dat de numărul de iterații înmulțit cu perioada de ceas. Ceasul utilizat în cadrul experimentului



**Figura 7. Platforma experimentală**

este de 50MHz, numărul de iterații fiind 16. Astfel, un rezultat, inclusiv afișarea, necesită un interval de timp egal cu 320 ns. Dacă se ia în considerație numai modulul CORDIC, XST (Xilinx® Synthesis Technology) raportează: “*Minimum period: 13.549ns (Maximum Frequency: 73.806MHz)*” pentru FPGA-ul ales. În tabelul 2, se prezintă, în rezumat, utilizarea resurselor hardware ale FPGA-ului XC3S700AN-FGG484, pentru implementarea interfețelor cu tastatura PS/2, cu monitorul VGA cât și a procesorului CORDIC.

**Tabelul 2. Utilizarea resurselor hardware ale FPGA-ului XC3S700AN-FGG484**

Device Utilization Summary			
Logic Utilization	Used	Available	Utilization
Number of Slice Flip Flops	191	11,776	1%
Number of 4 input LUTs	582	11,776	4%
Logic Distribution			
Number of occupied Slices	366	5,888	6%
Number of Slices containing only related logic	366	366	100%
Number of Slices containing unrelated logic	0	366	0%
Total Number of 4 input LUTs	627	11,776	5%
Number used as logic	581		
Number used as a route-thru	45		
Number used as Shift registers	1		
Number of bonded IOBs	27	372	7%
Number of BUFGMUXs	1	24	4%

## 6. Concluzii

Cu toate că algoritmi CORDIC sunt cunoscuți de către specialiștii în calcul numeric, cât și de către cei care lucrează în domeniul calculului de înaltă performanță, implementarea lor în FPGA nu și-a epuizat pe deplin posibilitățile. Dintre modalitățile de implementare: secvențială, paralelă, paralelă cu sumatoare cu transport rapid și banda de asamblare, se poate selecta aceea care corespunde mai bine cerințelor de proiectare: arie ocupată (număr de tabele look-up, porți), putere consumată, întârziere pe iterație/întârziere totală. Lucrarea a demonstrat posibilitățile de realizare facilă în FPGA a algoritmilor de tip CORDIC, în condițiile existenței unor unelte performante de simulare, sinteză și implementare cum sunt **ModelSim XE III 6.1** și **FPGA Xilinx Spartan-3 AN Starter Kit**.

## Bibliografie

1. **ANDRAKA, R. J.:** A Survey of CORDIC Algorithms for FPGA Based Computers. ACM 0-89791-978-5/1998/01.
2. **VOLDER, J.:** Binary Computation Algorithms for Coordinate Rotation and Function Generation, Convair Report IAR-1 148 Aeroelectronics Group, June 1956.
3. **VOLDER, J.:** The CORDIC Trigonometric Computing Technique. IRE Trans. Electronic Computing, Vol EC-8, Sept 1959, pp330-334.
4. **WALTHER, J.S.:** A unified algorithm for elementary functions. Proc. of the Spring Joint Computer Conf., 1971, pp. 379-385.
5. **ANDRAKA, R. J.:** Building a High Performance Bit-Serial Processor in an FPGA. Proc. of Design SuperCon '96, January 1996. pp. 5.1 - 5.21
6. **DUPRAT, J. J.M. MULLER:** The CORDIC Algorithm: New Results for Fast VLSI Implementation. IEEE Transactions on Computers, Vol. 42, 1993, pp. 168-178.
7. **DEPRETTERE, E., P. DEWILDE, R. UDO:** Pipelined CORDIC Architecture for Fast VLSI Filtering and Array Processing. Proc. ICASSP'84, 1984, pp. 41.A.6.1- 41.A.6.4.
8. Marchesi, M., G. Orlandi, F. Piazza: Systolic Circuit for Fast Hartley Transform. Proc. of IEEE International Symposium on Circuits and Systems, Espoo, Finland, June 1988, pp. 2685-2688.
9. **HU, Y.H., S. NAGANATHAN:** A Novel Implementation of Chirp Z-Transformation Using a CORDIC Processor. IEEE Transactions on ASSP, Vol. 38, 1990, pp. 352-354.
10. **AHMED, H. M., J.M. DELOSME, M. MORF:** Highly Concurrent Computing Structure for Matrix Arithmetic and Signal Processing. IEEE Comput. Mag., Vol. 15, 1982, pp. 65-82.
11. **SINNEN, O.:** Reconfigurable Computing - CORDIC algorithms. Electrical and Computer Engineering The University of Auckland. <http://www.cs.auckland.ac.nz/~jmor159/reconfig/lectures.html>
12. **www.altera.com.** Implementation of CORDIC-Based QRD-RLS Algorithm on Altera Stratix FPGA with Embedded Nios Soft Processor Technology. White Paper. Copyright © 2003 Altera Corporation.
13. **ANGARITA F., A. PEREZ-PASCUAL, T. SANSALONI, J. VAILS:** Efficient FPGA implementation of Cordic algorithm for circular and linear coordinates. Field Programmable Logic and Applications, 2005. Int. Conf. on Volume, Issue, 24-26 August, 2005 pp. 535 – 538.